构建一个Vivado项目

此时，通过综合和实现运行Vivado项目，并最终生成位流，就可以构建Vivado项目了。单击产生的比特流按钮程序和调试部分的流导航器窗户左边的玻璃。

一个对话框将弹出几个选项，说明合成和实现应该如何运行。大多数应该保留为默认值。特别重要的是就业人数下拉列表，用于指定计算机的多少资源应该专门用于构建。大量的工作将花费更多的资源，这将允许构建更快地完成。建议选择可用的最高号码。

注意:关于包含在另一个IP中的IP是如何用不同的板值打包的关键警告可以安全地忽略。对于一些Zynq板上关于CK-to-DQS负面延迟的警告也是如此。

根据设计的复杂性、使用的板和计算机的强度，构建项目的过程可能需要5到60分钟。

完成后，将弹出一个对话框，显示以下几个选项:

• 开放的设计实现可以用来查看已经实现的实际硬件设计，并将其放置到芯片上。
• 查看报告可以用来查看有关设计的其他信息，包括设计将使用多少FPGA资源。
• 开放硬件管理器可以直接去Vivado的硬件管理器，它可以用来编程的硬件设计到一个板。这通常用于不涉及软件组件的设计。
• 生成内存配置文件可以用来创建一个文件，为编程的fpga只设计到闪存。

如果不需要这些选项，请单击取消继续。