Zybo Z7 XADC演示

描述

这个简单的XADC演示是一个Verilog项目，用于演示Zybo Z7的Zynq芯片中模拟到数字转换器硬件的使用。

XADC IP核用于读取XADC Pmod端口的四对垂直引脚-通道-每对的电压差。
的领导当通道电压增加时，通道会变亮。

库存

Zybo Z7与microrousb编程电缆
Vivado安装与此演示(2020.1)的最新版本兼容
- 看到安装Vivado, Vitis和勤勉板文件安装说明。
测量电路

下载及使用说明

首先也是最重要的是，版本(由一组供下载的文件组成)只与Xilinx工具的特定版本兼容，这是在版本名称中指定的(称为版本标记)．此外，版本仅与该板的指定版本兼容。例如，Zybo Z7标记为“20/DMA/2020.1”的发布版本仅适用于-20版本的电路板和Vivado 2020.1。

这个演示的最新版本用绿色突出显示。

注意:在2020.1之前发布的FPGA演示版本使用了不同的git结构，并使用了不同的版本标签命名方案。

董事会变体	版本标记	版本下载	设置说明
Zybo Z7-20	20 / XADC / 2020.1 - 1	ZIP下载发布	看到使用最新版本,低于
Zybo Z7-10	10 / XADC / 2020.1 - 1	ZIP下载发布	看到使用最新版本,低于
Zybo Z7-20	v2018.2-1	ZIP下载发布	v2018.2-1 Github的自述
Zybo Z7-10	v2018.2-1	ZIP下载发布	v2018.2-1 Github的自述
Zybo Z7-20	v2016.4-1	ZIP下载发布	使用Digilent Github演示项目
Zybo Z7-10	v2016.4-1	ZIP下载发布	使用Digilent Github演示项目

高级用户注意事项:所有的演示为Zybo Z7提供通过Zybo-Z7在Github库。关于这个存储库结构的进一步文档可以在这个wiki上找到Digilent FPGA Demo Git库页面。

最新版本的使用说明可以在下拉菜单中找到:

使用最新版本

注意:这个工作流在许多Digilent FPGA演示中都很常见。截图可能与您正在使用的演示版本不匹配。

重要的是:这些步骤仅适用于Xilinx工具版本2020.1及以后的版本。旧版本可能需要其他流，如发布表中所述。

首先，从上面链接的演示发布页面下载并解压“*.xpr.zip”文件。

从一个版本中打开一个Vivado项目

发射Vivado

在下面的操作系统中选择对应的下拉菜单。

窗户: 通过开始菜单或安装过程中创建的桌面快捷方式打开Vivado。

Linux

打开一个终端，将目录(cd)更改为Vivado会话日志文件所在的文件夹，然后运行以下命令:

源< install_path > / Vivado / <版本> / settings64.sh Vivado

在Vivado的欢迎界面中，使用开放项目按钮导航并打开包含该版本被提取到的文件夹中的XPR文件。

建立一个Vivado项目: 注意，如果你的项目已经有一个生成的比特流，就像在窗口右上角的状态显示的“write_bitstream Complete!”，那么你可以跳过这一部分。

生成一个比特流

为了创建一个可用于对目标板编程的文件，需要运行“编译管道”的每个阶段。

这开始于合成．鉴于XDC文件中包含的约束条件，Synthesis创建逻辑门的描述以及它们之间执行HDL文件所描述的功能所需的连接。要运行Synthesis，请单击其中之一在工具栏或在流导航器．然后，Synthesis的输出被传递给Implementation。

实现有几个步骤。总是运行的步骤是选择设计(优化设计以适应目标FPGA)，地方的设计(在目标FPGA结构中布局设计)，并且路线设计(路由信号通过fabric)。要运行Implementation，请单击其中之一在工具栏或在流导航器．然后将输出传递给Bitstream Generator。

的比特流发生器生成编程FPGA所需的最终输出文件。要运行比特流生成，请单击其中之一在工具栏或在流导航器．没有改变设置，生成器将创建一个'。一些文件。

根据设计的复杂性、使用的电路板和计算机的强度，构建项目的过程可能需要5到60分钟。完成后，将出现一个弹出对话框，提示您从几个选项中选择一个。没有一个与本指南的目的相关，所以单击取消．“write_bitstream complete”状态消息可以在窗口的右上角看到，这表明演示已经准备好部署到你的板上了。

设置Zybo Z7

为了使用演示，您将需要连接一个电路到XADC Pmod端口，以测量电压。下面的例子显示了一个分压器，它产生0 V和1 V之间的每一个电压，增量为0.33 V。该电路使用三个1kΩ电阻与一个4.7 kΩ和一个2.2 kΩ电阻串联。电路连接到3V3和接地XADC Pmod头的引脚提供电源。每个'n'引脚，XADC端口的下一行，都连接到地面。

重要的

被测电压应在0 - 1.0伏特范围内。

将比特流编程到FPGA板上: Vivado的硬件管理器可以通过点击打开开放硬件管理器在Vivado窗口左侧的Flow Navigator窗格底部。

对设备进行编程的第一步是将Vivado硬件服务器作为目标连接到它。到达开放硬件的目标向导中单击链接在靠近窗口顶部的绿色横幅上。从打开的下拉菜单中选择．

向导打开后，单击下一个．

下一个屏幕询问硬件服务器是本地的还是远程的。如果板子是连接到上位机选择本地，如果是连接到另一台机器选择远程并填写主机名和港口字段。

点击下一个继续。

此屏幕给出连接到硬件服务器的设备列表。如果只有一个连接，它将是唯一显示的设备。

点击下一个继续。

最后一个屏幕显示了向导中选择的选项的摘要。确认信息无误后，单击完成．该单板现在已连接到硬件服务器。

要使用先前生成的位文件对设备进行编程，可以单击链接绿色的旗帜在窗口顶部或单击按钮流导航器下．从打开的下拉菜单中，选择要编程的设备(例如:)，并会开启以下窗口:

的比特流文件字段应该用前面生成的位文件自动填充。如果没有，请单击单击字段右边末端的按钮，并导航到
<项目目录> / <项目名称> .runs / impl_1/，并选择位文件(示例:)．现在点击程序．这将连接到董事会，清除当前配置，并使用新的位文件程序。