Nexys4- ddr迁移指南:Nexys4

本指南描述了如何将一个ISE或EDK项目的目标Nexys4板迁移到Nexys4- ddr。

您将需要更新您的设计的引脚约束。打开UCF文件和Nexys4-DDR主UCF文件(可用)在这里)，并将文件中的约束替换为Master UCF中的约束。例如，假设你在Nexys4上有如下约束的LD0:

NET“myled”LOC=T8 | IOSTANDARD=LVCMOS33;

Nexys4-DDR UCF对LD0有这样的约束:

#NET“led<0>”LOC=H17 | IOSTANDARD=LVCMOS33;# IO_L18P_T2_A24_15

然后，您应该将您的UCF中的约束替换为Nexys4-DDR Master UCF中的约束。然后将NET名称替换为顶级端口的名称，并取消注释:

NET“myled”LOC=H17 | IOSTANDARD=LVCMOS33;# IO_L18P_T2_A24_15

您将需要为设计中的每个顶级端口执行此操作。如果不清楚Nexys4上特定组件的哪个引脚对应Nexys4- ddr上的哪个引脚，请尝试在下一节中寻找您的组件，看看是否清除了问题。

Nexys4-DDR的一些硬件更改将影响您与某些组件的交互方式。如果你的Nexys4设计使用了下面的任何组件，你将需要阅读你需要做什么改变，以使设计工作在Nexys4- ddr。

Nexys4-DDR不再拥有CellRAM，取而代之的是128MBDDR2。如果您有一个使用CellRAM的非微火焰设计，那么您可以使用“SRAM到DDR”组件作为您的设计和DDR2之间的适配器。对该组件进行了描述在这里．这个组件不像CellRAM那样支持同步突发访问，所以如果您需要高带宽访问，您将需要在设计中直接实例化内存接口生成器(MIG)。在“设计资源”部分可以找到正确配置MIG以与Nexys4-DDR上的内存一起工作的文件在这里．

如果您有一个使用外部内存控制器(EMC)核心或自定义Digilent制造的内存控制器核心的microblaze设计，那么您应该将其移除，并将其替换为MIG。这将大大提高你的Microblaze系统的性能。使用上述文件正确配置MIG。

如果你在项目移植到Nexys4-DDR上仍然有问题，请在Digilent论坛，我们将尽我们最大的努力使您的设计启动和运行。