5.1）PMODOLEDRGB需要50MHz ext_SPI_CLK，因此我们必须从MIG（MicroBlaze设计中）或来自Zynq处理器（在Zynq设计中）生成此时钟。
微毛绒：双击MIG_7SERIES块以重新自定义。在Xilinx内存接口生成窗口中，请继续单击下一个直到你看到选择其他时钟（如下所示）。单击此框，然后从下拉列表中选择50MHz或更少的时钟。



完成后，请继续单击下一个。到达引脚选择屏幕时，请单击证实接着行。请点击下一个。点击接受在许可协议屏幕上，然后继续单击下一个。一旦到达结束，请点击产生用额外的时钟重新生成mig块。

Zynq.：双击zynq块以重新自定义。在左侧的菜单中，单击时钟配置。打开PL面料钟表下拉并检查下一个免费FCLK_CLK并将请求的频率设置为50MHz或更少。点击行。

5.2）将此新时钟连接到ext_spi_clk.在PMODOLEDRGB块上输入。