Pmod I2S参考手册
下载本参考手册
特性
-
立体声24位D/A转换器
-
通过标准耳机接口输出转换后的音频信号
-
支持所有主要的音频数据接口格式
-
接受16-24位的音频数据
-
6-pin Pmod端口，带有GPIO接口
功能描述
Pmod I2S利用了aCirrus Logic CS4344立体声D/A转换器通过标准立体声耳机插孔采集数字音频数据并输出相应的模拟信号。它被设计为在标准音频速率下工作，尽管主时钟可以运行在512的任何位置千赫到50兆赫．
与Pmod接口
Pmod I2S通过GPIO协议．由于该模块使用集成芯片间声音(I²S)协议，因此需要几个不同的时钟线。
最快的时钟信号将是主时钟(MCLK);顾名思义，这个信号将使所有内容保持良好的同步。采样率(Fs)时钟，也称为左右时钟(LRCK)或字选择(WS)时钟，指示何时将一组特定的数据放置在立体声的左或右音频通道上。
最后一个时钟是位时钟，在Pmod上标记为串行时钟(SCK)。这个时钟可以作为来自主板的信号提供，或者可以由Pmod本身通过提供LRCK的至少两个连续帧而不提供任何SCK信号来内部派生。然后，板上芯片将测量主时钟速率和LRCK速率，并确定一个适当的比特时钟速率。但是，为了生成内部SCK, MCLK/LRCK比率必须满足一个设置的比率，如CS4344 datasheet的下表所述。
| 内部SCK模式 | 外部SCK模式 |
|---|---|
| 16位数据和SCK = 32*Fs如果MCLK/LRCK = 1024, 512, 256, 128或64 | 最高可达24位数据，且SCK上升沿上的数据有效 |
| 如果MCLK/LRCK = 768, 384, 192或96，则SCK = 48*Fs | |
| 最大24位数据和SCK = 72*Fs如果MCLK/LRCK = 1152 |
MCLK和LRCK速率之间的比率必须是一个整数比，以便内部时钟分频器可以确定一个适当的比特率。CS4344数据表提供了常用的抽样率及其对应的MCLK率表:
| LRCK (千赫） | MCLK (兆赫） | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 64 x | 96 x | 128 x | 192 x | 256 x | 384 x | 512 x | 768 x | 1024 x | 1152 x | |
| 32 | - | - | - | - | 8.1920 | 12.2880 | - | - | 32.7680 | 36.8640 |
| 44.1 | - | - | - | - | 11.2896 | 16.9344 | 22.5792 | 33.8680 | 45.1580 | - |
| 48 | - | - | - | - | 12.2880 | 18.4320 | 24.5760 | 36.8640 | 49.1520 | - |
| 64 | - | - | 8.1920 | 12.2880 | - | - | 32.7680 | 49.1520 | - | - |
| 88.2 | - | - | 11.2896 | 16.9344 | 22.5792 | 33.8680 | - | - | - | - |
| 96 | - | - | 12.2880 | 18.4320 | 24.5760 | 36.8640 | - | - | - | - |
| 128 | 8.1920 | 12.2880 | - | - | 32.7680 | 49.1520 | - | - | - | - |
| 176.4 | 11.2896 | 16.9344 | 22.5792 | 33.8680 | - | - | - | - | - | - |
| 192 | 12.2880 | 18.4320 | 24.5760 | 36.8640 | - | - | - | - | - | - |
| 模式 | QSM | 需求侧管理 | 舰导弹 | |||||||
I²S协议要求数据被锁定在位时钟的下降沿上。数据的第一个比特(MSB)不被锁定在下降沿，直到第一个完整的比特时钟周期已经通过后，LRCK已经改变了状态。位时钟时钟的上升沿通知板上芯片可以读取下一位数据。
在每次LRCK变化之前传输数据的一个比特时钟周期的延迟也意味着数据的最小有效位(LSB)将在LRCK变化发生后传输。这个板载芯片不需要遵循特定的相位关系，尽管相位关系必须在整个音频会话中保持一致。一个I²S时序图的例子德州仪器公司如下所示:
引出线描述表
| 销 | 信号 | 描述 |
|---|---|---|
| 1 | MCLK | 主时钟 |
| 2 | LRCK | 钟左右 |
| 3. | SCK | 串行时钟 |
| 4 | SDIN | 串行数据输入 |
| 5 | 接地 | 地面电源 |
| 6 | VCC | 正电源(3.3V/5V) |
适用于Pmod I2S的任何外部电源必须在3V到5.25V之间;然而，建议Pmod在3.3V下运行。
物理维度
销头上的销间隔为100密耳。该PCB是1英寸长边平行于引脚头部和0.8英寸长边垂直于引脚头部。
额外的信息
Pmod I2S的原理图可用在这里．音频芯片的附加信息可以从Cirrus Logic数据表中找到在这里．
可以找到演示如何从Pmod I2S获取信息的示例代码在这里．
如果您有任何关于Pmod I2S的问题或评论，请在相应的章节(“附加板”)下发布Digilent论坛．