Basys 3 XADC演示

建设中

描述

这个简单的XADC演示项目演示了Basys3 XADC端口功能的简单使用。其行为如下:

从JXADC报头读取0到1伏之间的电压电平。
16个用户LED从右向左增量，因为所选XADC引脚上的电压差异变大。
两个7段显示屏显示AD6，AD7，AD14，AD15引脚的电压差。
SW0和SW1选择显示哪个XADC通道。

关于XADC端口的说明

在Basys3上，XADC PMOD连接器容纳4个差分模拟对。相应的XADC通道为6,7,14和15.以下是PMOD报头的引脚的图像。

微分对按列分组。看看上面的数字，1对应于XA1_P和XA1_N，第2列指向XA2_P和XA2_N的路由，3个指向XA3_P和XA3_N的路由，4个指向XA4_P和XA4_N的路由。下面是Basys3的原理图，它将显示这些信号的内部连接。

从示意图我们可以看到XA1连接到XADC通道6，XA2连接到XADC通道14，XA3连接到XADC通道7，并且XA4连接到XADC通道15。

存货

Basys 3与microrousb编程电缆
Vivado安装与本演示的最新版本(2010.1)兼容
- 看安装Vivado，Vitis和Digilent Board文件安装说明。
电线和测量电路

下载及使用说明

首先，发行版(由一组用于下载的文件组成)只与Xilinx工具的特定版本兼容，正如发行版名称中所指定的那样(称为a发行标签)．此外，发行版只与指定的板的变体兼容。例如，标记为“20/DMA/2020.1”的Zybo Z7发布仅用于-20变体的板和Vivado 2020.1。

此演示的最新版本版本以绿色突出显示。

笔记：2020.1之前的FPGA演示版本使用了不同的git结构，并使用了不同的版本标记命名方案。

版本标记	发布下载	设置说明
XADC / 2020.1-1	发布ZIP下载	看使用最新版本，以下
V2018.2-3	发布ZIP下载	v2018.2-3 Github的自述
V2018.2-2	发布ZIP下载	v2018.2-2 Github的自述
V2018.2-1	发布ZIP下载	v2018.2-1 Github的自述

高级用户注意：通过该爆炸座3的所有演示Basys-3在Github库。关于这个存储库结构的更多文档可以在这个wiki上找到Digilent FPGA演示Git仓库页面。

关于最新版本的使用说明可以在下拉列表中找到:

使用最新版本

笔记：这个工作流在许多Digilent FPGA演示中都是通用的。屏幕截图可能与您正在使用的演示程序不匹配。

重要的是:这些步骤仅用于Xilinx Tools版本2020.1和更新的版本。较旧的版本可能需要其他流，如发布表中所指出的那样。

首先，从演示版本页面下载并解压“*.xpr.zip”文件，链接在上面。

从释放中打开Vivado项目

推出Vivado.

选择以下对应的下拉列表，如下所示。

窗户: 通过在安装过程中创建的“开始”菜单或桌面快捷方式打开Vivado。

Linux.

打开终端，将目录(cd)切换到Vivado会话日志文件所在的文件夹，然后运行以下命令:

source  / vivado /  /settings64.sh vivado

在Vivado的欢迎屏幕中，使用开放项目按钮导航到并打开该文件夹中包含的XPR文件已提取到释放中。

构建一个Vivado项目: 注意，如果你的项目已经生成了一个比特流，窗口右上角的状态会显示“write_bitstream完成!”，你就可以跳过这一节了。

生成比特流

为了创建一个可用于对目标板进行编程的文件，需要运行“编译管道”的每个阶段。

这始于合成．在XDC文件中包含的约束条件下，Synthesis创建逻辑门的描述以及它们之间的连接，这些逻辑门和连接是执行HDL文件所描述的功能所必需的。要运行Synthesis，点击任意一个在工具栏或在流动导航器．然后将合成的产出传递给实施。

实现有几个步骤。总是运行的步骤是选择设计（优化设计以适应目标FPGA），地方的设计（在目标FPGA面料中布置设计），和路线设计（通过织物路线信号）。运行实现单击在工具栏或在流动导航器．这个输出然后被传递给位流生成器。

这比特流发生器生成编程FPGA所需的最终输出文件。要运行比特流生成，请单击在工具栏或在流动导航器．没有更改设置，生成器将创建“.bit”文件。

根据设计的复杂性，使用的电路板和计算机的强度，建立项目的过程可能需要5到60分钟。完成后，将出现弹出对话框，提示您选择多个选项之一。没有与本指南的目的相关，因此单击取消．可以在窗口的右上角看到“write_bitstream完成”状态消息，指示演示已准备好部署到您的电路板。

设置巴斯迪3: 使用microrousb电缆将Basys 3插入计算机。在演示已经运行后，电路和电线可以连接。

将比特流程到FPGA板上: Vivado的硬件管理器可以通过点击打开开放硬件管理器在Vivado窗口左侧的“流导航器”窗格的底部。

为设备编程的第一步是将Vivado Hardware Server作为目标连接到它。为了得到开放硬件的目标向导点击这件链接在靠近窗户顶部的绿色横幅上。从打开的下拉菜单中选择．

向导打开后，单击下一个．

下一个屏幕询问硬件服务器是否是本地的或远程。如果电路板连接到主计算机，请选择本地，如果它连接到另一台机器选择遥控器并填写主机名和港口字段。

点击下一个继续。

此屏幕给出连接到硬件服务器的设备列表。如果只有一个连接，它将是显示的唯一设备。

点击下一个继续。

最终屏幕显示了向导中选择的选项的摘要。验证信息并单击完成．单板现在已经连接到硬件服务器。

要使用前面生成的位文件编程设备，请单击链接在绿色横幅在窗口的顶部或单击按钮在流动导航器在下面．从打开的下拉，选择要程序的设备（例如：）和以下窗口将打开：

这比特流文件字段应该自动填充先前生成的位文件。如果没有，请单击按钮，并导航到
<项目目录> / <项目名称> .runs / impl_1/，然后选择位文件(例如:)．现在点击程序．这将连接到板，清除当前配置，并使用新的位文件编程。