Cmod S7-25开箱即用演示(正在建设中)
描述
这个项目是一个简单的Vivado演示使用Cmod S7-25的led, RGB领导、按钮和USB-UART桥接,用Verilog编写。当编程到Cmod S7,演示将循环板的RGB领导从蓝到绿,从红到黑。其他led灯将依次点亮。
为了使用本演示的USB-UART桥接特性,Cmod S7必须连接到计算机上的串行终端,它是通过MicroUSB电缆连接的。当按下其中一个按钮时,“Button # pressed !”通过USB-UART桥接器发送到计算机。
库存
-
Cmod S7-25带microrousb编程电缆
-
Vivado安装与本演示的最新版本(2010.1)兼容
-
看到安装Vivado、Vitis和Digilent单板文件参阅有关如何安装Vivado的说明。
-
-
串口终端应用程序来接收打印出来的消息
-
看到安装和使用终端仿真器为更多的信息。
-
下载及使用说明
首先,发行版只与发行版本号中指定的Xilinx工具的版本兼容。此外,发行版只与指定的板的变体兼容。例如,标记为“20/DMA/2020.1”的Zybo Z7版本仅用于-20版本的板和Xilinx 2020.1工具。
这个演示的最新版本标记用绿色高亮显示,而候选版本(可能没有完全测试过,应该由您自己承担风险)用黄色高亮显示。
重要的是:本节中的安装说明仅适用于最新版本。
注意:2020.1之前的FPGA演示版本使用了不同的git结构,并使用了不同的版本标记命名方案。
版本标记 | 版本下载 | 设置说明 |
---|---|---|
25 / OOB / 2020.1 - 1 | ZIP下载发布 | 见下文 |
v2018.2-2 | ZIP下载发布 | v2018.2-2自述 |
v2017.4-1 | ZIP下载发布 | v2017.4-1自述 |
注意:Cmod S7的所有演示都是通过Cmod-S7在Github库。关于这个存储库结构的更多文档可以在这个wiki上找到Digilent FPGA演示Git仓库页面
关于最新版本的使用说明可以在下拉列表中找到:
- 使用最新版本
-
注意:这个工作流在许多Digilent FPGA演示中都是通用的。屏幕截图可能与您正在使用的演示程序不匹配。
重要的是:这些步骤只适用于Xilinx工具2020.1及更新版本的发行版。旧版本可能需要其他流程,如版本表中所示。
首先,从演示版本页面下载并解压“*.xpr.zip”文件,链接在上面。
- 从一个版本中打开一个Vivado项目
-
发射Vivado
- 构建一个Vivado项目
-
生成一个比特流
为了创建一个可用于对目标板进行编程的文件,需要运行“编译管道”的每个阶段。
这开始于合成.在XDC文件中包含的约束条件下,Synthesis创建逻辑门的描述以及它们之间的连接,这些逻辑门和连接是执行HDL文件所描述的功能所必需的。要运行Synthesis,点击任意一个在工具栏或在流导航器.然后将Synthesis的输出传递给Implementation。
实现有几个步骤。总是运行的步骤是选择设计(优化设计以适应目标FPGA),地方的设计(在目标FPGA结构中布置设计),以及路线设计(路由信号通过织物)。要运行Implementation,单击任意一个在工具栏或在流导航器.这个输出然后被传递给位流生成器。
的比特流发生器生成FPGA编程所需的最终输出文件。要运行比特流生成,请单击任一在工具栏或在流导航器.如果没有更改设置,生成器将创建一个'。一些文件。
根据设计的复杂性、使用的板和计算机的强度,构建项目的过程可能需要5到60分钟。完成后,将出现一个弹出对话框,提示您从几个选项中选择一个。这些都与本指南的目的无关,所以请单击取消.“write_bitstream complete”状态信息可以在窗口的右上角看到,表明演示已经准备好部署到您的板上了。
此时,演示程序正在Cmod S7上运行。指的是描述关于它的功能的更多信息。
额外的资源
所有与Cmod S7的使用有关的材料都可以在其主页上找到资源中心.
要了解在Vivado中创建简单HDL项目的过程,请参见开始使用Vivado进行硬件设计.重要部分的信息GUI,以及在硬件中修改、重建和运行这个演示所需步骤的间接讨论也可以在这里找到。
如需技术支持,请访问FPGADigilent论坛的一部分。
{{标签>项目cmod-s7}}