Cora Z7 Pmod VGA演示

这个简单的VGA演示项目展示了连接到Cora Z7的PMOD端口的PMOD VGA的用法。行为如下：

• 在连接的VGA显示器上显示一个弹跳盒和黑色、白色和多种颜色的条。
• Pmod VGA由Cora Z7通过Pmod端口JA和JB控制。
• 屏幕分辨率可通过HDL代码配置。

• Cora Z7采用MicrousB编程电缆
• Vivado安装与本演示的最新版本(2010.1)兼容
  • 看安装Vivado，Vitis和Digilent Board文件安装说明。
• PMOD VGA.
• VGA显示器及电缆

首先，发行版(由一组用于下载的文件组成)只与Xilinx工具的特定版本兼容，正如发行版名称中所指定的那样(称为a发行标签)．此外，发行版只与指定的板的变体兼容。例如，标记为“20/DMA/2020.1”的Zybo Z7发布仅用于-20变体的板和Vivado 2020.1。

此演示的最新版本版本以绿色突出显示。

笔记：2020.1之前的FPGA演示发布使用不同的GIT结构并使用不同的释放标签命名方案。

高级用户注意：Cora Z7的所有演示都是通过科拉Z7在Github库。关于这个存储库结构的更多文档可以在这个wiki上找到Digilent FPGA演示Git仓库页面。

关于最新版本的使用说明可以在下拉列表中找到:

使用最新版本

笔记：这个工作流在许多Digilent FPGA演示中都是通用的。屏幕截图可能与您正在使用的演示程序不匹配。

重要的：这些步骤仅用于Xilinx Tools版本2020.1和更新的版本。较旧的版本可能需要其他流，如发布表中所指出的那样。

首先，从演示版本页面下载并解压“*.xpr.zip”文件，链接在上面。

---

从释放中打开Vivado项目

推出Vivado.

选择以下对应的下拉列表，如下所示。

窗户

通过在安装过程中创建的“开始”菜单或桌面快捷方式打开Vivado。

Linux.

打开终端，将目录(cd)切换到Vivado会话日志文件所在的文件夹，然后运行以下命令:

source  / vivado /  /settings64.sh vivado

---

在Vivado的欢迎屏幕中，使用开放项目按钮导航到并打开该文件夹中包含的XPR文件已提取到释放中。

---

构建一个Vivado项目

请注意，如果您的项目已经具有生成的比特流，如窗口右上角的状态所示，读取“write_bitstream完成！”，那么您可以跳过此部分。

生成比特流

为了创建一个可用于对目标板进行编程的文件，需要运行“编译管道”的每个阶段。

这始于合成．在XDC文件中包含的约束条件下，Synthesis创建逻辑门的描述以及它们之间的连接，这些逻辑门和连接是执行HDL文件所描述的功能所必需的。要运行Synthesis，点击任意一个在工具栏或在流动导航器．然后将合成的产出传递给实施。

实现有几个步骤。总是运行的步骤是选择设计（优化设计以适应目标FPGA），地方的设计（在目标FPGA面料中布置设计），和路线设计（通过织物路线信号）。运行实现单击在工具栏或在流动导航器．这个输出然后被传递给位流生成器。

这比特流发生器生成编程FPGA所需的最终输出文件。要运行比特流生成，请单击在工具栏或在流动导航器．没有更改设置，生成器将创建“.bit”文件。

根据设计的复杂性，使用的电路板和计算机的强度，建立项目的过程可能需要5到60分钟。完成后，将出现弹出对话框，提示您选择多个选项之一。没有与本指南的目的相关，因此单击取消．可以在窗口的右上角看到“write_bitstream完成”状态消息，指示演示已准备好部署到您的电路板。

---

设置科拉Z7

通过MicrousB编程电缆将Cora Z7插入计算机。将PMOD VGA插入照片中看到的两个PMOD端口。通过VGA电缆将VGA监视器插入PMOD VGA。

---

将比特流程到FPGA板上

Vivado的硬件管理器可以通过点击打开开放硬件管理器在Vivado窗口左侧的“流导航器”窗格的底部。

为设备编程的第一步是将Vivado Hardware Server作为目标连接到它。为了得到开放硬件的目标向导点击这件链接在靠近窗户顶部的绿色横幅上。从打开的下拉菜单中选择．

向导打开后，单击下一个．

---

下一个屏幕询问硬件服务器是否是本地的或远程。如果电路板连接到主计算机，请选择本地，如果它连接到另一台机器选择遥控器并填写主机名和港口领域。

点击下一个继续。

---

此屏幕给出连接到硬件服务器的设备列表。如果只有一个连接，它将是显示的唯一设备。

点击下一个继续。

---

最终屏幕显示了向导中选择的选项的摘要。验证信息并单击完成．单板现在已经连接到硬件服务器。

---

要使用前面生成的位文件编程设备，请单击链接在绿色横幅在窗口的顶部或单击按钮在流动导航器在下面．从打开的下拉，选择要程序的设备（例如：）和以下窗口将打开：

这比特流文件字段应该自动填充先前生成的位文件。如果没有，请单击按钮，并导航到
<项目目录> / <项目名称> .runs / impl_1/，然后选择位文件(例如:)．现在点击程序．这将连接到电路板，清除当前配置，并使用新位文件进行编程。

---

在这一点上，演示现在正在您的板上运行。指的是描述和功能本文档的部分有关它的内容更多信息。

VGA监视器将显示一组彩色，黑色和白色条，以及移动箱，如下所示。您可能需要调整显示器的设置以正确对齐演示映像。

如果VGA显示器不支持1080p，您可能希望更改显示分辨率，或者您希望为特定的应用程序修改演示程序。

要选择不同的显示分辨率，请从第47行开始的列表中为目标分辨率选择适当的同步生成常量集top.vhd.．取消注释十个相应的常数，FRAME_WIDTH通过v_pol.，并注释这些常量的默认版本。默认分辨率为1920×1080 @ 60Hz。

下一个选择项目经理在“流导航器”中。在层次结构源盒的标签，展开top.vhd.在设计来源下双击clk_div_inst.．将clk_out1请求的频率(下面用红色圈出的部分)更改为所选分辨率的同步生成注释块中指定的所需pxl_clk频率。选择行， 然后产生在弹出的“生成输出产品”对话框中。生成比特流后，用新硬件重新编程您的电路板。

所有与Cora Z7使用相关的材料都可以在其网站上找到资源中心．

所有与使用清单其他产品相关的材料都可以在他们的资源中心找到，链接如下:

• PMOD VGA.资源中心

要了解在Vivado中创建简单HDL项目的过程，请参见开始使用Vivado进行硬件设计．关于重要地区的信息GUI此处还可以在此处找到对修改，重建和运行该演示所需的步骤的间接讨论。

如需技术支持，请访问FPGADigilent论坛的一部分。