Genesys

参考手册 技术支持
Genesys
Virtex-5 FPGA开发板
特征
  • 用于编程、数据传输和托管应用程序的多个USB2端口
主要规格
记忆力
16Mbyte StrataFlash™ 对于
配置和数据存储
逻辑单元
7200个片（4个LUT和8个触发器）
块存储器
1.7兆比特
扩张型心肌病
12
锁相环
6.
数字信号处理器
48片
内部时钟
500MHz+
DDR2
256MB DDR2 SODIMM，带
64位宽数据
以太网
10/100/100物理层和
RS-232串行端口
连接和板上I/O
高清多媒体接口（High Definition Multimedia Interface）
高达1600×1200和24位彩色
音频
带线路输入的AC-97编解码器，
排好队，戴上耳机
Pmod连接器
4.
连接器
112 I/O路由
连接到扩展连接器
开关
1个2轴导航开关
8个滑动开关
液晶显示器
16×2字符
按钮
2.
发光二极管
8.
与电有关的
权力
5伏外部（2.1毫米同轴）电源
逻辑电平
3.3V
身体的
宽度
x英寸
长
y英寸
设计资源
主UCF
拉链
EDK BSB文件
拉链
VHDCI插头
PDF
VHDCI插座
PDF
文档
初级集成电路
Virtex-5（Virtex5-LX50T）
参考手册
Genesys参考手册
略图的
牧师。C

注:

Genesys不再可用。请看基因系统2作为本产品的替代品。

Genesys电路板是一个基于Xilinx Virtex 5 LX50T的完整、可随时使用的数字电路开发平台。大量的车载高端外围设备，包括Gbit以太网、HDMI视频、64位DDR2内存阵列以及音频和USB端口，使Genesys板成为完整数字系统的理想主机，包括基于Xilinx MicroBlaze的嵌入式处理器设计。Genesys与所有Xilinx CAD工具兼容，包括ChipScope、EDK和免费网页包，因此设计可以免费完成。



教程

示例项目

额外资源

  • 以太网项目 下载
    • 以太网演示项目（最初针对Xilinx ML505移植到Genesys的轻量级IP演示项目）。
  • 微玻璃EDK演示 下载
    • 此zip文件包含一个EDK演示项目，该项目演示了如何将Genesys AC97编解码器与Microblaze结合使用。
  • EDK BSB项目 下载
    • 使用EDK BSB向导生成的基于Genesys设计的教程和示例项目。
  • EDK和SDK项目 下载
    • 基于Microblaze的音频演示，演示如何使用AC97音频编解码器。
  • 开箱即用演示/测试 下载
    • 开箱即用演示和测试所有车载组件的源代码。这是一个非常高级的Microblaze项目，其源代码可能很难理解，但它有助于教高级用户如何使用特定组件。
,,,