这是文档的旧修订!


将Zynq处理器添加到块设计

ZYNQ7处理系统IP表示Zynq芯片的非FPGA组件,称为处理系统或PS。它必须用于希望将任何内容连接到处理器的块设计中,并配置PS侧外围设备,时钟和其他设置。

笔记:本节仅适用于具有7系Zynq芯片的板。


在框图窗格的工具栏中,单击添加IP按钮 ()。


在弹出窗口中,搜索并双击ZYNQ7处理系统


点击运行块自动化在设计协助横幅(绿色吧台)中。


在弹出的对话框中,将所有设置留为默认设置。应用板预设应该检查。


项目的需求可能需要您更改Zynq PS的某些默认设置。要编辑其设置,请双击它以打开配置向导。

下面突出显示了两种具体案例:


Zynq PS可以生成多个时钟,然后将其提供给FPGA织物。这些时钟称为fclks,可以在时钟配置Zynq PS配置向导的选项卡。他们位于PL织物时钟落下。可以使用复选框启用(或禁用),可以更改用于驱动时钟的硬件,并且可以修改频率。

默认情况下,所有用于Digilent Zynq板的板文件启用了一个Zynq PL时钟,该文件旨在与连接到Zynq的M_AXI_GP0端口的外围设备一起使用。

某些设计可能需要在设计中添加其他特定频率的时钟。在这些情况下,启用第二个时钟并指定所需频率,如右图所示。


ZYNQ设备还可以使用FPGA织物中生成的中断来触发处理系统中的中断。可以在配置向导的中断选项卡中更改与中断相关的设置。这些中断通常使用IRQ_F2P端口,可以在织物中断→IRQ_F2P下拉下找到。要启用此端口,必须启用织物中断和IRQ_F2P端口。


虽然中断可以直接连接到IRQ_F2P端口(通过单击并从一个端口拖动到另一个端口),但某些设计可能需要多个中断源。在这些情况下,添加一个concatIP到您的块设计,然后手动将其连接到IRQ_F2P端口。可以通过其配置向导添加其他输入端口(通过双击IP打开)。