PLTW S7是一个围绕Xilinx Spartan 7 FPGA构建的小型48引脚DIP形式因素板。32个FPGA数字I/O信号，2个FPGA模拟输入信号，外部电源输入轨和地路由到100毫米间距的通孔引脚，使PLTW S7非常适合使用无焊电路板。它只有0.7英寸× 3.05英寸，可以装入标准插座，用于嵌入式系统。董事会还包括一个程序罗、时钟源、USB编程和数据传输电路、电源、led和按钮。

• PDF

• Xilinx Spartan-7 FPGA（XC7S25-1CSGA225C）
  • 3,650片包含4个6输入lut和8个触发器
  • 1620kbits的快速块内存
  • 3个时钟管理模块，每个都有一个锁相环和混合模式时钟管理器
  • 80 DSP片
  • 内部时钟速度超过450兆赫
  • 片上模数转换器(XADC)
  • 可编程的JTAG和四spi Flash
• 内存
  • 4MBQuad-SPI闪光
• 权力
  • 从USB或连接到DIP引脚24的5V外部电源供电
• USB
  • USB-JTAG编程电路
  • USB-UART桥
• 按钮和发光二级管
  • 2个按钮
  • 4个发光二极管
  • 1 RGB引领
• 扩张的连接器
  • 1 Pmod连接器
    • 8个FPGA I/O
  • 48针DIP形状因子头
    • 32个FPGA I/O
    • 2单端0-3.3V模拟输入到XADC
    • 2权力针

PLTW S7完全兼容高性能Vivado®设计套件版本2018.1及更新。它是在免费的WebPACK™安装选项下得到支持的，不需要许可证，因此实现设计不需要额外的成本。这个免费安装包括创建MicroBlaze™软核处理器设计的能力。

PLTW S7可以与Vivado 2017.4一起使用，但是这个版本的Vivado的WebPACK安装可能不包含在PLTW S7上使用的spartan7 FPGA的设备文件。看到这个Xilinx回答记录获取更多信息和解决方案。

PLTW S7采用线性技术LTC3569三重输出降压功率调节器，为板载组件产生所需的电压。连接方式如图1.1所示。输出的特性如表1.1所示。

图1.1电源

表1.1电源轨特性

可以从USB或外部电源连接到DIP头的引脚24和25，标记为“VU”和“接地”,分别。附在这两种选择中的任何一种上的电源所需要的特性见表1.1.1。

当PLTW S7由USB连接器供电时，USB设备的电压被驱动到VU引脚上。这使得从USB主机除了PLTW S7供电的外部电路成为可能。VU引脚是通过肖特基二极管驱动的，因此会出现一个很小的电压降，但应该假设VU上的电压接近5V。

警告:当USB主机连接到micro USB连接器时，DIP头(引脚24)上的VU引脚被驱动到USB主机提供的电压(一般为4.5V-5.5V)。为避免损坏，在连接USB主机前，必须先断开VU引脚上的电源。如果电源是电池，不采取这种预防措施会特别危险。

上电后，必须对Spartan-7 FPGA进行配置(或编程)，才能执行任何功能。FPGA可以通过以下两种方式配置:

• PC机可以使用Digilent USB-JTAG电路(端口J5)在任何时候打开电源，对FPGA进行编程。
• 存储在非易失串行(SPI) flash设备中的文件可以通过SPI端口传输到FPGA。

图2.1显示了用于配置FPGA的不同选项。

图2.1配置

FPGA配置数据存储在名为位流的文件中，文件扩展名为.bit。Xilinx的Vivado软件可以从VHDL、Verilog®或块级设计创建位流。

位流存储在FPGA内的易失性存储单元中。这些数据定义了FPGA的逻辑功能和电路连接，并且在通过删除板电源或使用JTAG端口写入新的配置文件来擦除它之前，这些数据都是有效的。

一个Spartan-7 25T比特流通常为9,935,224位。编程PLTW S7所需的时间可以通过在编程之前压缩比特流来减少，然后允许FPGA在配置期间解压比特流本身。根据设计的复杂性，压缩比可以达到10倍。在生成过程中，Xilinx工具可以启用比特流压缩，PLTW S7的主XDC文件默认启用比特流压缩。有关如何做到这一点的更多信息，请参考Xilinx文档中所使用的工具集。

编程成功后，FPGA将导致“DONE”引领照亮。

以下部分提供了关于PLTW S7使用不同方法编程的更详细的信息。

Xilinx工具通常使用测试访问端口和边界扫描架构(通常称为JTAG)与fpga通信。在JTAG编程期间，使用板载Digilent USB-JTAG电路(端口J5)，一个.bit文件从PC传输到FPGA。JTAG编程可以在PLTW S7通电后的任何时间执行。如果FPGA已经配置，则现有配置将被通过JTAG传输的位流覆盖。

使用板载USB-JTAG电路用未压缩的比特流编程PLTW S7通常需要2秒左右。JTAG编程可以通过Vivado的硬件管理器来执行。

由于PLTW S7上的FPGA内存是易失的，它依赖于Quad-SPI闪存来存储电源周期之间的配置。这种配置模式称为主SPI。空白FPGA作为master，上电时从flash设备中读取配置文件。要达到这个效果，首先需要将配置文件写入闪存。当对非易失性闪存设备编程时，位流文件通过两步过程传输到闪存。首先，用一个可以对flash设备编程的电路对FPGA进行编程，然后通过FPGA电路将数据传输到flash设备(Xilinx工具对用户隐藏了这种复杂性)。这被称为间接规划。在闪存设备已被编程后，它将自动配置FPGA在任何后续上电事件。存储在闪存设备中的编程文件将一直存在，直到它们被覆盖，无论电源周期事件。

四spi编程可以使用Vivado的硬件管理器来执行。

FPGA配置文件可以写入四spi Flash (Macronix部分编号MX25L3233F)。FPGA将自动读取配置文件从这个设备上电。一个Spartan-7 25T配置文件需要9,935,224位的内存，留下大约69%的闪存设备(或2.8MB)可用于用户数据。这种额外内存的一个常见用途是存储太大而无法装入板载块内存的MicroBlaze程序。然后，使用块内存中可以容纳的更小的引导加载程序加载和执行这些程序。可以自动生成这个引导加载程序，将其滚动到位流中，然后使用Xilinx SDK将位流和大型MicroBlaze程序编程到Quad SPI Flash中。

可以通过在SPI总线上发出某些命令来操纵内存的内容。本协议的实施不在本文件的讨论范围之内。Xilinx的AXI Quad SPI IP核可以用于在MicroBlaze设计中读取/写入flash。指Xilinx的产品指南来学习如何使用它，或者Macronix的数据表为flash设备学习如何实现自定义控制器。SPI总线中的所有信号都是FPGA配置后的通用用户I/O引脚，可以像任何其他FPGA I/O一样使用。

图3.1 Flash界面

PLTW S7包括一个12兆赫晶振连接引脚M9 (MRCC输入在银行14)。这个时钟被用作一个通用的系统时钟。时钟可以驱动mmcm产生在整个设计过程中可能需要的各种频率和已知相位关系的时钟。12个兆赫输入时钟不能直接驱动锁相环，因为它们的最小输入频率为19兆赫．一些规则限制哪些mmcm和pll可以由12驱动兆赫输入时钟。有关这些规则和Spartan-7时钟资源的功能的完整描述，请参阅Xilinx UG472，标题为“7系列fpga时钟资源用户指南”。

Xilinx提供了时钟向导IP核心，以帮助用户生成特定设计所需的不同时钟。该向导将根据用户指定的所需频率和相位关系正确实例化所需的mmcm和pll。然后，向导将围绕这些时钟资源输出一个易于使用的包装组件，这些资源可以插入到用户的设计中。可以从Vivado和IP Integrator工具中访问时钟向导。

图4.1时钟输入

PLTW S7包括一个FTDI FT2232HQ USB-UART桥(连接到Micro-USB连接器J5)，允许用户使用PC应用程序使用标准的Windows COM端口命令与板通信。免费USB-COM驱动程序，可从FTDI的网站在“虚拟Com端口”或VCP标题下，将USB包转换为UART/串行数据。串口数据通过两线串行端口(TXD/RXD)与FPGA进行交换。驱动程序安装后，可以使用从PC直接到COM端口的I/O命令在K15和L12 FPGA引脚上产生串行数据流量。

机载状态引领(LD6)提供通过港口的交通流量的视觉反馈。

FT2232HQ也被用作Digilent USB-JTAG电路的控制器，但USB-UART和USB-JTAG功能完全相互独立。对在其设计中使用FT2232的UART功能感兴趣的程序员不需要担心JTAG电路会干扰UART数据传输，反之亦然。将这两种功能结合到一个设备中，允许PLTW S7被编程，通过UART与之通信，并从一台连接有一根Micro USB电缆的计算机上供电。

FT2232HQ与Spartan-7的连接如图5.1所示。暗示方向的信号名称来自DTE(数据终端设备)的观点，在这种情况下，PC连接到Micro USB端口。

图5.1 USB-UART桥接

PLTW S7包括一个RGB引领， 4个独立的led和2个按钮，如图6.1所示。按钮通过串联电阻连接到FPGA，以防止意外短路造成的损坏(如果分配给按钮的FPGA引脚无意中被定义为输出，则可能发生短路)。这些按钮是“瞬时”开关，通常在静止时产生低输出，只有当它们被按下时才产生高输出。

四个独立的高效led通过330欧姆电阻阳极连接到FPGA，因此当逻辑高压作用于它们各自的I/O引脚时，它们将打开。其他非用户可访问的led指示上电、FPGA编程状态和USB-UART流量。

一个RGB引领有三个输入信号驱动三个较小的内部led的阴极:一个红色，一个蓝色，一个绿色。驱动对应于这些颜色之一低的信号将照亮内部引领．的RGB引领将根据当前正在发光的内部led组合发出颜色。例如，如果红色和蓝色信号驱动低，绿色驱动高，则RGB引领会散发出紫色。

注意:当驱动RGB时，强烈建议使用脉宽调制(PWM)引领．驱动任何信号到一个稳定的逻辑'0'将导致引领被照亮在一个不舒服的明亮水平。这可以通过确保所有RGB信号的占空比都不超过50%来避免。使用PWM还大大扩展了RGB的潜在调色板引领．单独调整每个颜色的占空比在50％和0％之间会导致在不同强度下照明的不同颜色，几乎允许显示任何颜色。

图6.1显示了每个led和按钮是如何连接到Spartan-7的。

图6.1 PLTW S7基本I/O

PLTW S7有一个48针DIP形状因子连接器，实现为4个9针头，用于连接到面包板和定制夹具。引脚有100密耳间距，整个模块是0.7英寸× 3.05英寸。标题J1和J3由700密尔沿板纵向分开，从最内层销的中心测量，如标题J2和J4。标题J1和J2由600密耳横跨板分开，标题J3和J4。48个可能的引脚位置，36被填充在四个头。其中32个直接连接到FPGA数字I/ o, 2个分压器连接到FPGA模拟输入，2个连接到电源引脚。引脚和头编号如图7.1所示。

图7.1 DIP引脚图

VU(引脚24)可用于PLTW S7电源时，它没有连接USB主机。当设备连接到USB主机时，VU由USB连接器的5V轨驱动，可为PLTW S7的外部设备供电。看到电力供应章节以获取更多信息。

直接连接到FPGA的引脚可用作通用输入或输出。这些引脚中的每一个通过620欧姆串联电阻连接到FPGA。串联电阻可以防止短路，如果用户意外地驱动一个本应作为输入的信号。结合肖特基二极管放置在3.3V电源轨和每个数字引脚之间，这些电阻也有助于保护FPGA免受高输入电压。此添加保护的缺点是这些信号的最大切换速度限制为5兆赫．这些引脚支持高达5.5V的输入电压。

有关这些引脚的电气特性的更多信息，请参阅Xilinx的Spartan-7数据表．

DIP头的32和33引脚用作FPGA的XADC模块的模拟输入。FPGA期望输入范围为0V-1V，因此PLTW S7上使用了电阻分压器电路来降低3.3V的输入电压。该电路如图7.2.1所示。该电路允许XADC模块精确测量0V到3.3V之间的任何电压(相对于接地在施加到这些引脚上的引脚上。模拟输入可以容忍5.5V以下的输入电压，但是任何高于3.3V的电压都被XADC模块读取为3.3V。

图7.2.1模拟输入电路

Spartan-7中的XADC核心是一个双通道12位模数转换器，能够工作在1msps。任一通道可以由两个辅助模拟输入到DIP引脚的任意一个驱动。XADC核心是通过动态重新配置端口(DRP)从用户设计中控制和访问的。DRP还提供了对FPGA内部温度传感器的访问。有关使用XADC核心的更多信息，请参阅Xilinx UG480，标题为“7系列fpga和Zynq-7000 All Programmable SoC XADC Dual 12-Bit 1 MSPS模数转换器”。中有一个使用XADC核心的演示PLTW S7资源中心

Pmod连接器2×6，直角，100-mil间隔母连接器，与标准2×6销头配套。每个12pin Pmod连接器提供2个3.3VVCC信号（引脚6和12），两个接地信号（引脚5和11）和八个逻辑信号，如图8.1所示。这VCC接地引脚可以提供高达200mA的电流，但必须小心，不要超过板载稳压器或外部电源的任何功率预算(在电力供应部分)。

警告:由于Pmod引脚使用3.3V逻辑标准连接到Spartan-7 FPGA引脚，应注意不要在3.4V以上驱动这些引脚。

图8.1 Pmod图

Digilent提供了大量的Pmod附件板，可以连接到Pmod扩展连接器上，以添加现成的功能，如广告的年代,承兑交单、电机驱动、传感器等功能。看到www.digilentinc.com为更多的信息。

PLTW S7有一个“标准”类型的Pmod连接器，其FPGA引脚连接如表8.1所示。标准Pmod连接器通过200欧姆系列电阻连接到FPGA。串联电阻可以防止短路，如果用户意外地驱动一个本应作为输入的信号。这种附加保护的缺点是这些电阻会限制数据信号的最大切换速度。

表8.1。PLTW S7 Pmod Pinout