Nexys A7键盘演示
描述
这个项目是一个Vivado演示使用Nexys A7的USB HID主机端口和USB UART桥接,编写在Verilog。当用户在电路板上编程时,只要按下连接到USB HID接口(J5,标记为“USB HOST”)的键盘上的一个键,扫描码就会通过PS/2接口发送到Nexys A7-100T。该扫描码通过USB-UART桥接器读取并传输到计算机。密钥释放时,发送一个0xF0XX的扫描码,表示PS/2码为XX的密钥已经释放。
要使用这个演示,Nexys A7必须连接到计算机上的串行终端,它是通过MicroUSB电缆连接的。
例如,如果用户按下连接Nexys A7的键盘上的空格键,扫描码“29”就会发送到计算机上。当释放空格键时,将打印“F0 29”。
关于如何使用这个演示的更多信息可以在下面链接的适当的readme中找到。
库存
-
Nexys A7带有microrousb编程电缆
-
Vivado安装与本演示的最新版本(2010.1)兼容
-
看到安装Vivado、Vitis和Digilent单板文件安装说明。
-
-
串口终端应用程序来接收打印出来的消息
-
看到安装和使用终端仿真器为更多的信息。
-
-
USB键盘
下载及使用说明
为了运行这个演示,这个演示的以下版本可以与在相应的readme中找到的指令一起使用。
发行版只与发行版号中指定的Xilinx工具的版本兼容。此外,发行版只与指定的板的变体兼容。例如,Nexys A7-100T的v2020.1-1版本只能与Vivado 2020.1和Nexys A7-100T版本的板一起使用。
此演示的最新版本以绿色高亮显示。
注意:2020.1之前的FPGA演示版本使用了不同的git结构,并使用了不同的版本标记命名方案。
董事会变体 | 版本标记 | 版本下载 | 设置说明 |
---|---|---|---|
在下a7 - 100 t | 100 t /键盘/ 2020.1 - 1 | ZIP下载发布 | 看到使用最新版本,低于 |
在下A7-50T | 50吨/键盘/ 2020.1 - 1 | ZIP下载发布 | 看到使用最新版本,低于 |
在下a7 - 100 t | v2018.2-1 | ZIP下载发布 | Github的自述 |
在下A7-50T | v2018.2-1 | ZIP下载发布 | Github的自述 |
高级用户注意事项:Nexys A7的所有演示都是通过Nexys-A7在Github库。关于这个存储库结构的更多文档可以在这个wiki上找到Digilent FPGA演示Git仓库页面。
关于最新版本的使用说明可以在下拉列表中找到:
- 使用最新版本
-
注意:这个工作流在许多Digilent FPGA演示中都是通用的。屏幕截图可能与您正在使用的演示程序不匹配。
重要的是:这些步骤只适用于Xilinx工具2020.1及更新版本的发行版。旧版本可能需要其他流程,如版本表中所示。
首先,从演示版本页面下载并解压“*.xpr.zip”文件,链接在上面。
- 从一个版本中打开一个Vivado项目
-
发射Vivado
- 构建一个Vivado项目
-
生成一个比特流
为了创建一个可用于对目标板进行编程的文件,需要运行“编译管道”的每个阶段。
这开始于合成.在XDC文件中包含的约束条件下,Synthesis创建逻辑门的描述以及它们之间的连接,这些逻辑门和连接是执行HDL文件所描述的功能所必需的。要运行Synthesis,点击任意一个在工具栏或在流导航器.然后将Synthesis的输出传递给Implementation。
实现有几个步骤。总是运行的步骤是选择设计(优化设计以适应目标FPGA),地方的设计(在目标FPGA结构中布置设计),以及路线设计(路由信号通过织物)。要运行Implementation,单击任意一个在工具栏或在流导航器.这个输出然后被传递给位流生成器。
的比特流发生器生成FPGA编程所需的最终输出文件。要运行比特流生成,请单击任一在工具栏或在流导航器.如果没有更改设置,生成器将创建一个'。一些文件。
根据设计的复杂性、使用的板和计算机的强度,构建项目的过程可能需要5到60分钟。完成后,将出现一个弹出对话框,提示您从几个选项中选择一个。这些都与本指南的目的无关,所以请单击取消.“write_bitstream complete”状态信息可以在窗口的右上角看到,表明演示已经准备好部署到您的板上了。
- 设置好Nexys A7
-
将microrousb编程电缆插入Nexys A7的PROG/UART端口和USB HID端口(J5,标记为“USB主机”)中的USB键盘。
额外的资源
所有与Nexys A7使用相关的材料都可以在其主页上找到资源中心.
有关在Vivado和Vitis中创建简单裸金属软件项目的过程,请参见入门Vivado和Vitis的Baremetal软件项目.有关gui重要部分的信息,以及在硬件中修改、重建和运行这个演示所需步骤的间接讨论,也可以在这里找到。
如需技术支持,请访问FPGADigilent论坛的一部分。
{{标签>项目nexys-a7}}