Vivado图书馆

概述

Vivado Library,顾名思义,是一个包含与Xilinx Vivado IP Catalog兼容的免费IP核和接口定义的库。由于它是一个不断更新和变化的库,添加新的ip或功能,建议定期检查github存储库的发布页面查找最新版本。这个GitHub库包含了大量的用于Digilent板的IP核,包括Digilent所有的Pmod IP核和Pmod接口描述。版本号与使用的Vivado版本匹配(例如:“v2016.4-1”是Vivado 2016.4的第一个版本)。

安装指南

在项目中包含Vivado库的步骤:

下载vivado-library——<版本> . zip文件(不是一个源代码档案!),然后在要记住的位置中提取此存档。

点击项目设置在项目经理。

点击知识产权然后打开Repository Manager选项卡。单击添加按钮并选择Vivado-Library.解压ZIP存档到的文件夹。点击

IPcores

  • AXI_DPTI_1.0-该核心实现了DPTI和AXI4流之间的接口。该接口将使用Microblaze通过控制和状态寄存器进行控制,理论上它将能够达到480兆每秒的速度。有关其功能的更多详细信息,请参见文档
  • mipi_csi_2_rx.—该IP兼容CSI-2 1.0规范,支持解码选定的像素格式,并将数据打包到axis - stream中。它与标准PHY协议接口(PPI)上的MIPI D-PHY接收器IP配对,以实现视频子系统的源。有关其功能的更多详细信息,请参见文档
  • MIPI_D_PHY_RX—该IP兼容D-PHY 1.0规范,是MIPI联盟定义的高速源同步接口的最低层。它与标准PHY协议接口(PPI)上的MIPI CSI-2接收器IP配对,从图像传感器和视频子系统接收数据。有关其功能的更多详细信息,请参见文档
  • Pmods它包含了一套大多数Digilent Pmods的ip
  • Sync_v1_0-它提供了时钟域交叉信号的可变交叉延迟不影响功能。有关其功能的更多详细信息,请参见文档
  • Zmods—它包含一组ZmodADC1410和ZmodDAC1411的低电平控制器,以及它们对应的AXI接口适配器。
  • axi_ps2_1.0—该IP的目的是实现一个软件可控的PS/2主控制器。有关其功能的更多详细信息,请参见文档
  • DVI2RGB.-该IP直接接口到原始过渡最小化差分信令(TMDS)时钟和数据通道输入,定义在DVI 1.0规范中的Sink设备。它解码视频流,输出24位RGB视频数据,以及从TMDS链路恢复的像素时钟和同步信号。有关其功能的更多详细信息,请参见文档
  • hls_contrast_strett_1_0.- axis - lite和axis - stream的IP接口,以处理视频流和控制分辨率和对比度因子。有关其功能的更多详细信息,请参见文档
  • hls_gamma_correction_1_0- axis - lite和axis - stream的IP接口,以处理视频流和控制分辨率和伽马因子。有关其功能的更多详细信息,请参见文档
  • hls_saturation_enhance_1_0- 此IP接口到AXI-Lite和Axi-Stream,以便处理视频流并控制分辨率和饱和因子。有关其功能的更多详细信息,请参见文档
  • rgb2dpvid_v1_0—该IP在Xilinx LogiCORE IP DisplayPort的输入和输出的视频数据接口上与RGB视频数据总线连接。有关其功能的更多详细信息,请参见文档
  • rgb2dvi- 此IP接口直接连接到原始转换最小化差分信令(TMDS)时钟和数据通道输出,如DVI 1.0规范用于源设备。它与像素时钟和同步信号一起编码24位RGB视频数据。有关其功能的更多详细信息,请参见文档
  • rgb2vga_v1_0-它接受Xilinx vid_io输入,并输出独立定制的颜色深度,适当空白的RGB像素总线连接到VGADAC.有关其功能的更多详细信息,请参见文档
  • usb2device_v1_0-它提供AXI Microblaze系统和usb2.0主机之间的通信。有关其功能的更多详细信息,请参见文档
  • video_scaler.- 此IP通过从机AXI-Stream接口中获取任意分辨率的视频帧,将它们的大小调整为主AXI-Stream接口上的任意输出分辨率和输出。它具有用于控制的AXI4-Lite界面。有关其功能的更多详细信息,请参见文档

界面