本研讨会旨在向您介绍使用Vivado的ZYNQ系统设计流程。工作坊分为六个实验室，探索对设计流程重要的工具和过程。实验如下

• Lab1教你创建HDL设计的Vivado设计流程。你将学习模拟、综合、实现和验证硬件设计。
• Lab2让您使用I/O规划工具创建一个项目，然后将设计导出到rtl。使用XDC定时约束，您将执行设计的定时分析。
• 使用IP Integrator，您将在Lab3中创建基于ARM Cortex-A9处理器的设计。您将导出硬件设计，并在SDK中开发应用程序，以便验证硬件。
• Lab4让您创建一个自定义的AXI4Lite外设，并将其添加到IP Packager中的处理器系统中。
• 在Lab5中，您将学习使用强大的IP核来调试硬件，并使用SDK来执行软件调试。
• 您将学习在Lab6中使用Vivado HLS创建IP-XACT适配器的设计流程。然后在处理器系统设计中使用生成的适配器。

完成这一系列的实验之后，你应该能够:

• 使用XDC文件来传递性能。
• 设计一个以ZYNQ芯片的ARM处理器为目标的嵌入式系统。
• 创建自定义的外围设备。
• 使用Xilinx外设和/或定制外设扩展硬件系统。

• 具有数字逻辑和FPGA设计经验
• 熟悉Vivado设计软件
• 对C语言编程有基本了解

• Digilent Zedboard或Zybo board
• 微型USB电缆
  • 用于UART通信的JTAG编程。

• Vivado设计套件2015.2或更新版本

1.1)打开Xilinx大学项目研讨会在新选项卡中分页，然后单击Zynq系统设计流程链接。
1.2)下载Zybo和Zedboard特有的实验室源文件，以及这两块板之间通用的实验室文件，请在右侧的“2015x Workshop Material”区域下载。
1.3)遵循实验室指导你完成Zynq的系统设计流程。