XDC格式信息
本指南是标准化我们的XDC的格式。所有Diulent XDC都应遵循此格式,以帮助缓解电路板之间的项目。标准格式还将提高XDC代码的外观。
行格式
所有xdc都应该使用可以通过EAGLE生成的一行格式。基本格式如下。下面的部分将展示的唯一内容是如何正确填充(信号名称)部分。其他部分需要从电路板原理图。
#set_property -dict {PACKAGE_PIN X IOSTANDARD X} [get_ports{(信号名称)}];#(fpga端口)Sch=(schematic name)
GPIO
开关
所有开关应由下图所示的小写SW指定。端口应编号为0到Number_of_switches。这将让用户使用名称作为总线。8 LED的例子
#fextes [get_ports {sw [0]};[get_ports {sw [1]};[get_ports {sw [2]}];[get_ports {sw [3]};[get_ports {sw [4]};[get_ports {sw [5]}];[get_ports {sw [6]}];[get_ports {sw [7]}];
发光二极管
所有LED应由下面如下所示的小写LED指定。端口应按0编号为0到Number_of_leds。这将让用户使用名称作为总线。8 LED的例子
# led[get_ports {led[0]}];[get_ports {led[1]}];[get_ports {led[2]}];[get_ports {led[3]}];[get_ports {led[4]}];[get_ports {led[5]}];[get_ports {led[6]}];[get_ports {led[7]}];
按钮
RULD按钮
所有的led都应该用小写的“btn”来表示,然后是按钮位置指示灯
#按钮[get_ports {btnc}];[get_ports {btnd}];[get_ports {btnl}];[get_ports {btnr}];[get_ports {btnu}];
内联按钮
所有的led都应该用小写的“btn”来表示,然后是按钮位置指示灯
#按钮[get_ports {btn [0]}];[get_ports {btn [1]}];[get_ports {btn [2]}];[get_ports {btn [3]}];
CPU重置按钮
活动的高复位按钮(如适用)将被命名为" cpu_reset "
[get_ports {cpu_reset}];
Pmod头
pmod报头将由jx指定,其中x是指定使用哪个报头的字母。端口应该从0到7编号。这将让用户使用名称作为总线。
# Pmod头JX [get_ports {JX [0]}];[get_ports {jx[1]}];[get_ports {jx[2]}];[get_ports {jx[3]}];[get_ports {jx[4]}];[get_ports {jx[5]}];[get_ports {jx[6]}];[get_ports {jx[7]}];
XADC Pmod头
XADC PMOD标题将由XA_N或XA_P指定,并从0 - 3编号为总线。
# XADC头[get_ports {xa_n[0]}];[get_ports {xa_p[0]}];[get_ports {xa_n[1]}];[get_ports {xa_p[1]}];[get_ports {xa_n[2]}];[get_ports {xa_p[2]}];[get_ports {xa_n[3]}];[get_ports {xa_p[3]}];
UART接口
这两个UART信号将按如下方式命名
#uart [get_ports {uart_rx_out}];[get_ports {uart_tx_in}];
七个凹陷显示
七个段显示器将由小写SW,DP和AN表示。信号将表示为0:MAX的总线
# 7段显示[get_ports {seg[0]}];[get_ports {seg[1]}];[get_ports {seg[2]}];[get_ports {seg[3]}];[get_ports {seg[4]}];[get_ports {seg[5]}];[get_ports {seg[6]}];[get_ports {an[0]}];[get_ports {an[1]}];[get_ports {an[2]}]; [get_ports { an[3] }]; [get_ports { dp }];
OLED显示
所罗门Systech SSD1306显示控制器SPI接口信号将定义如下。
# OLED显示[get_ports {oled_dc}];[get_ports {oled_res}];[get_ports {oled_sclk}];[get_ports {oled_sdin}];[get_ports {oled_vbat}];[get_ports {oled_vdd}];
藏的港口
鼠标和键盘的PS2 HID主机信号定义如下。
# HID端口[get_ports {ps2_clk}];[get_ports {ps2_data}];
视频
VGA
VGA接口信号的定义如下。
#vga连接器[get_ports {vga_r [0]}];[get_ports {vga_r [1]}];[get_ports {vga_r [2]};[get_ports {vga_r [3]};[get_ports {vga_g [0]}];[get_ports {vga_g [1]}];[get_ports {vga_g [2]}];[get_ports {vga_g [3]}];[get_ports {vga_b [0]}];[get_ports {vga_b [1]}]; [get_ports { vga_b[2] }]; [get_ports { vga_b[3] }]; [get_ports { vga_hs }]; [get_ports { vga_vs }];
HDMI在
接口信号中的HDMI将定义如下。
# HDMI在[get_ports {hdmi_rx_cec}];[get_ports {hdmi_rx_clk_n}];[get_ports {hdmi_rx_clk_p}];[get_ports {hdmi_rx_hpa}];[get_ports {hdmi_rx_scl}];[get_ports {hdmi_rx_sda}];[get_ports {hdmi_rx_txen}];[get_ports {hdmi_rx_n[0]}];[get_ports {hdmi_rx_p[0]}];[get_ports {hdmi_rx_n[1]}]; [get_ports { hdmi_rx_p[1] }]; [get_ports { hdmi_rx_n[2] }]; [get_ports { hdmi_rx_p[2] }];
HDMI OUT.
HDMI输出接口信号将定义如下。
# HDMI out [get_ports {hdmi_tx_cec}];[get_ports {hdmi_tx_clk_n}];[get_ports {hdmi_tx_clk_p}];[get_ports {hdmi_tx_hpd}];[get_ports {hdmi_tx_rscl}];[get_ports {hdmi_tx_rsda}];[get_ports {hdmi_tx_n[0]}];[get_ports {hdmi_tx_p[0]}];[get_ports {hdmi_tx_n[1]}];[get_ports {hdmi_tx_p[1]}]; [get_ports { hdmi_tx_n[2] }]; [get_ports { hdmi_tx_p[2] }];
显示端口
显示端口接口信号将定义如下。
#显示端口[get_ports {dp_tx_aux_n}];[get_ports {dp_tx_aux_n}];[get_ports {dp_tx_aux_p}];[get_ports {dp_tx_aux_p}];[get_ports {dp_tx_hpd}];
音频
脉宽调制音频放大器
PWM音频输出的信号定义如下。
#pwm音频放大器[get_ports {aud_pwm}];[get_ports {aud_sd}];
音频编解码器
在Nexys视频上使用的Analog Devices ADAU1761 SigmaDSP音频编解码器的信号将定义如下。
#音频编解码[get_ports {ac_adc_sdata}];[get_ports {ac_bclk}];[get_ports {ac_dac_sdata}];[get_ports {ac_lrclk}];[get_ports {ac_mclk}];
其他连接
以太网
以太网端口的信号定义如下。
#以太网[get_ports {eth_int_b}];[get_ports {eth_mdc}];[get_ports {eth_mdio}];[get_ports {eth_pme_b}];[get_ports {eth_rst_b}];[get_ports {eth_rxck}];[get_ports {eth_rxctl}];[get_ports {eth_rxd[0]}];[get_ports {eth_rxd[1]}];[get_ports {eth_rxd[2]}]; [get_ports { eth_rxd[3] }]; [get_ports { eth_txck }]; [get_ports { eth_txctl }]; [get_ports { eth_txd[0] }]; [get_ports { eth_txd[1] }]; [get_ports { eth_txd[2] }]; [get_ports { eth_txd[3] }];\
融合
FMC端口的信号定义如下。
# FMC [get_ports {fmc_clk0_m2c_n}];[get_ports {fmc_clk0_m2c_p}];[get_ports {fmc_clk1_m2c_n}];[get_ports {fmc_clk1_m2c_p}];[get_ports {fmc_la00_cc_n}];[get_ports {fmc_la00_cc_p}];[get_ports {fmc_la01_cc_n}];[get_ports {fmc_la01_cc_p}];[get_ports {fmc_la_n[02]}];[get_ports {fmc_la_p[02]}]; [get_ports { fmc_la_n[03] }]; [get_ports { fmc_la_p[03] }]; [get_ports { fmc_la_n[04] }]; [get_ports { fmc_la_p[04] }]; [get_ports { fmc_la_n[05] }]; [get_ports { fmc_la_p[05] }]; [get_ports { fmc_la_n[06] }]; [get_ports { fmc_la_p[06] }]; [get_ports { fmc_la_n[07] }]; [get_ports { fmc_la_p[07] }]; [get_ports { fmc_la_n[08] }]; [get_ports { fmc_la_p[08] }]; [get_ports { fmc_la_n[09] }]; [get_ports { fmc_la_p[09] }]; [get_ports { fmc_la_n[10] }]; [get_ports { fmc_la_p[10] }]; [get_ports { fmc_la_n[11] }]; [get_ports { fmc_la_p[11] }]; [get_ports { fmc_la_n[12] }]; [get_ports { fmc_la_p[12] }]; [get_ports { fmc_la_n[13] }]; [get_ports { fmc_la_p[13] }]; [get_ports { fmc_la_n[14] }]; [get_ports { fmc_la_p[14] }]; [get_ports { fmc_la_n[15] }]; [get_ports { fmc_la_p[15] }]; [get_ports { fmc_la_n[16] }]; [get_ports { fmc_la_p[16] }]; [get_ports { fmc_la17_cc_n }]; [get_ports { fmc_la17_cc_p }]; [get_ports { fmc_la18_cc_n }]; [get_ports { fmc_la18_cc_p }]; [get_ports { fmc_la_n[19] }]; [get_ports { fmc_la_p[19] }]; [get_ports { fmc_la_n[20] }]; [get_ports { fmc_la_p[20] }]; [get_ports { fmc_la_n[21] }]; [get_ports { fmc_la_p[21] }]; [get_ports { fmc_la_n[22] }]; [get_ports { fmc_la_p[22] }]; [get_ports { fmc_la_n[23] }]; [get_ports { fmc_la_p[23] }]; [get_ports { fmc_la_n[24] }]; [get_ports { fmc_la_p[24] }]; [get_ports { fmc_la_n[25] }]; [get_ports { fmc_la_p[25] }]; [get_ports { fmc_la_n[26] }]; [get_ports { fmc_la_p[26] }]; [get_ports { fmc_la_n[27] }]; [get_ports { fmc_la_p[27] }]; [get_ports { fmc_la_n[28] }]; [get_ports { fmc_la_p[28] }]; [get_ports { fmc_la_n[29] }]; [get_ports { fmc_la_p[29] }]; [get_ports { fmc_la_n[30] }]; [get_ports { fmc_la_p[30] }]; [get_ports { fmc_la_n[31] }]; [get_ports { fmc_la_p[31] }]; [get_ports { fmc_la_n[32] }]; [get_ports { fmc_la_p[32] }]; [get_ports { fmc_la_n[33] }]; [get_ports { fmc_la_p[33] }]; [get_ports { vrefa_m2c }]; [get_ports { vrefa_m2c }]; [get_ports { vrefa_m2c }]; [get_ports { vrefa_m2c }]; [get_ports { prsnt_m2c }];
记忆
DDR
DDR内存信号不应该包含在主XDC中,因为MIG IP将处理所有信号。用户应该收到一个.prj和一个.ucf文件来轻松地导航MIG向导。
细胞RAM.
细胞的信号内存(Micron零件号M45W8MW16)将定义如下。
#cellular RAM [get_ports {ramclk}];[get_ports {ramadvn}];[get_ports {ramcen}];[get_ports {Ramcree}];[get_ports {ramoen}];[get_ports {Ramwen}];[get_ports {ramlbn}];[get_ports {ramubn}];[get_ports {ramwait}];[get_ports {memdb [0]}; [get_ports { MemDB[1] }]; [get_ports { MemDB[2] }]; [get_ports { MemDB[3] }]; [get_ports { MemDB[4] }]; [get_ports { MemDB[5] }]; [get_ports { MemDB[6] }]; [get_ports { MemDB[7] }]; [get_ports { MemDB[8] }]; [get_ports { MemDB[9] }]; [get_ports { MemDB[10] }]; [get_ports { MemDB[11] }]; [get_ports { MemDB[12] }]; [get_ports { MemDB[13] }]; [get_ports { MemDB[14] }]; [get_ports { MemDB[15] }]; [get_ports { MemAdr[0] }]; [get_ports { MemAdr[1] }]; [get_ports { MemAdr[2] }]; [get_ports { MemAdr[3] }]; [get_ports { MemAdr[4] }]; [get_ports { MemAdr[5] }]; [get_ports { MemAdr[6] }]; [get_ports { MemAdr[7] }]; [get_ports { MemAdr[8] }]; [get_ports { MemAdr[9] }]; [get_ports { MemAdr[10] }]; [get_ports { MemAdr[11] }]; [get_ports { MemAdr[12] }]; [get_ports { MemAdr[13] }]; [get_ports { MemAdr[14] }]; [get_ports { MemAdr[15] }]; [get_ports { MemAdr[16] }]; [get_ports { MemAdr[17] }]; [get_ports { MemAdr[18] }]; [get_ports { MemAdr[19] }]; [get_ports { MemAdr[20] }]; [get_ports { MemAdr[21] }]; [get_ports { MemAdr[22] }];
SD卡
# SD卡[get_ports {sd_cclk}];[get_ports {sd_cd}];[get_ports {sd_cmd}];[get_ports {sd_d[0]}];[get_ports {sd_d[1]}];[get_ports {sd_d[2]}];[get_ports {sd_d[3]}];[get_ports {sd_reset}];[get_ports {sda}];